EDA設(shè)計(jì)方法

　　方法：

　　(1) 前端設(shè)計(jì)(系統(tǒng)建模RTL 級(jí)描述)后端設(shè)計(jì)(FPGAASIC)系統(tǒng)建模。

　　(2)IP復(fù)用。

　　(3) 前端設(shè)計(jì)。

　　(4) 系統(tǒng)描述：建立系統(tǒng)的數(shù)學(xué)模型。

　　(5) 功能描述：描述系統(tǒng)的行為或各子模塊之間的數(shù)據(jù)流圖。

　　(6)邏輯設(shè)計(jì)：將系統(tǒng)功能結(jié)構(gòu)化，通常以文本、原理圖、邏輯圖、布爾表達(dá)式來(lái)表示設(shè)計(jì)結(jié)果。

　　(7) 仿真：包括功能仿真和時(shí)序仿真，主要驗(yàn)證系統(tǒng)功能的正確性及時(shí)序特性。

【EDA設(shè)計(jì)方法】相關(guān)文章：

EDA設(shè)計(jì)技巧03-19

EDA的設(shè)計(jì)技巧分析03-22

EDA的定義03-18

2016年EDA技術(shù)的電子設(shè)計(jì)要點(diǎn)03-26

EDA軟件：Altium Designer2015安裝破解漢化方法03-22

利用先進(jìn)EDA工具應(yīng)對(duì)低功耗設(shè)計(jì)挑戰(zhàn)01-11

EDA技術(shù)與應(yīng)用03-31

EDA技術(shù)概念12-18

EDA技術(shù)的發(fā)展03-08